

Bài tập Logic tổ hợp

1. Cho hàm logic với các bảng chân trị dưới đây.

(a)	(b)	(c)	(d)	(e)
A B Y	A B C Y	A B C Y	A B C D Y	A B C D Y
0 0 1	0 0 0 1	0 0 0 1	0 0 0 0 1	0 0 0 0 1
0 1 0	0 0 1 0	0 0 1 0	0 0 0 1 1	0 0 0 1 0
1 0 1	0 1 0 0	0 1 0 1	0 0 1 0 1	0 0 1 0 0
1 1 1	0 1 1 0	0 1 1 0	0 0 1 1 1	0 0 1 1 1
	1 0 0 0	1 0 0 1	0 1 0 0 0	0 1 0 0 0
	1 0 1 0	1 0 1 1	0 1 0 1 0	0 1 0 1 1
	1 1 0 0	1 1 0 0	0 1 1 0 0	0 1 1 0 1
	1 1 1 1	1 1 1 1	0 1 1 1 0	0 1 1 1 0
			1 0 0 0 1	1 0 0 0 0
			1 0 0 1 0	1 0 0 1 1
			1 0 1 0 1	1 0 1 0 1
			1 0 1 1 0	1 0 1 1 0
			1 1 0 0 0	1 1 0 0 1
			1 1 0 1 0	1 1 0 1 0
			1 1 1 0 1	1 1 1 0 0
			1 1 1 1 0	1 1 1 1 1

- i. Viết biểu thức chính tắc SOP cho các hệ trên.
- ii. Viết biểu thức chính tắc POS cho các hệ trên.
- iii. Đơn giản hoá biểu thức các hàm trên.
- iv. Biểu diễn các hàm sau khi đơn giản hoá bằng các cổng logic.
- v. Biểu diễn các hàm, chỉ sử dụng các cổng NOT, AND, OR.
- vi. Biểu diễn các hàm, chỉ sử dụng các cổng NOT, NAND, NOR.

2. Đơn giản hoá các hàm logic sau sử dụng các định luật của đại số Bool:

a. $Y = \bar{A}BC + \bar{A}\bar{B}\bar{C}$


b. $Y = ABC\bar{D} + \overline{ABCD} + \overline{A + B + C + D}$

c. $Y = ABC + ABD + ABE + ACD + ACE + \overline{(A + D + E)} + \bar{B}\bar{C}D + \bar{B}\bar{C}E + \bar{B}\bar{C}E + \bar{B}\bar{D}\bar{E} + \bar{C}\bar{D}\bar{E}$

Kiểm chứng lại kết quả với phần mềm mô phỏng.

3. Cho hệ thống với được mô tả bởi mạch logic dưới đây.

- a) Viết biểu thức của hàm logic.
- b) Rút gọn biểu thức.



4. Sử dụng K-map để rút gọn hàm logic có bảng chân trị dưới đây. Giá trị 'x' là Don't care.

A	B	C	D	Y
0	0	0	0	X
0	0	0	1	X
0	0	1	0	X
0	0	1	1	0
0	1	0	0	0
0	1	0	1	X
0	1	1	0	0
0	1	1	1	X
1	0	0	0	1
1	0	0	1	0
1	0	1	0	X
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	X
1	1	1	1	1

(a)

A	B	C	D	Y
0	0	0	0	0
0	0	0	1	1
0	0	1	0	X
0	0	1	1	X
0	1	0	0	0
0	1	0	1	X
0	1	1	0	X
0	1	1	1	X
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	X
1	1	1	1	1

(b)

5. Rút gọn các biểu thức dưới đây, sử dụng K-map hoặc các định luật của đại số Bool.

$$a) X = \overline{\overline{A(B + C + D)} + A + \overline{D}}$$

$$b) X = \overline{(\overline{AB}(C + D) + A\overline{D})}$$

$$c) Y = \overline{\overline{A(BC + \overline{B}\overline{C})} + A\overline{B}\overline{C}}$$

$$d) Y = \overline{\overline{A(B + \overline{C}D)} + A\overline{B}CD}$$

6. Trong lĩnh vực thiết kế vi mạch (IC Design), đặc biệt là với công nghệ CMOS, cổng NAND được xem là "cổng vạn năng" (universal gate) và luôn được ưu tiên sử dụng hơn so với các cổng cơ bản khác như AND, OR, hay NOR. Nguyên nhân là ở cấp độ transistor, cổng NAND yêu cầu ít transistor hơn để chế tạo, có điện trở kéo xuống (pull-down) thấp giúp thời gian trễ (propagation delay) nhỏ hơn, đồng thời tối ưu hóa được diện tích silicon (silicon area) trên đế chip.

(i) Chỉ sử dụng các cổng NAND 2 ngõ vào (2-input NAND gate), hãy thiết kế các mạch tương đương thực hiện chức năng của các cổng logic sau: NOT, AND, OR và XOR.

a) Viết biểu thức Boole và vẽ sơ đồ mạch (schematic) cho mỗi cổng.

b) Tính toán số lượng transistor cần thiết cho mỗi mạch trên nếu chế tạo bằng công nghệ CMOS tiêu chuẩn (biết một cổng NAND 2 ngõ vào cần 4 transistor).


(ii) Một bộ dồn kênh 2 sang 1 (2:1 MUX) có 2 ngõ vào dữ liệu D_0, D_1 , 1 ngõ vào chọn S , và 1 ngõ ra Y . Phương trình đặc trưng (characteristic equation) dạng tổng các tích (SOP) là: $Y = \overline{S}D_0 + SD_1$.

a) Áp dụng định lý De Morgan để biến đổi phương trình trên từ dạng AND-OR sang dạng NAND-NAND.


b) Vẽ sơ đồ mạch cấp cổng (gate-level schematic) cho bộ 2:1 MUX này chỉ sử dụng các cổng NAND.

c) Phân tích đường trễ tới hạn (critical path delay) của mạch vừa thiết kế theo tham số t_{pd} của cổng NAND.

7. Cho mạch logic sử dụng Multiplexer dưới đây.



(a)



(b)

Đơn giản hoá các biểu thức logic của mạch.

8. Thiết kế mạch logic cho hệ có bảng chân trị dưới đây.

A	B	C	Y
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

a) Một multiplexer 8:1

b) Một multiplexer 4:1 và một inverter.

c) Một multiplexer 2:1 và 2 cổng logic nào đó khác.

9. Một bộ mã hóa ưu tiên (priority encoder) có 2^N ngõ vào và 2 ngõ ra.

+ Nó tạo ra một ngõ ra nhị phân N-bit chỉ định vị trí của bit có trọng số lớn nhất (most significant bit) đang ở mức TRUE (mức logic 1) tại ngõ vào, hoặc bằng 0 nếu không có ngõ vào nào ở mức TRUE.

+ Nó cũng tạo ra một ngõ ra tên là NONE, ngõ ra này sẽ ở mức TRUE nếu không có bất kỳ ngõ vào nào ở mức TRUE.

Hãy thiết kế một bộ mã hóa ưu tiên 8 ngõ vào với các ngõ vào $A_{7:0}$ và các ngõ ra $Y_{2:0}$ cùng ngõ ra NONE. Ví dụ, nếu ngõ vào là 00100000, ngõ ra Y phải là 101 và NONE phải là 0. Hãy đưa ra các phương trình Boole đã được rút gọn cho từng ngõ ra và vẽ sơ đồ mạch.


10. Mã nhiệt kế (thermometer code) M-bit cho một số k bao gồm k bit 1 nằm ở các vị trí bit có trọng số nhỏ nhất (LSB) và $M - k$ bit 0 nằm ở tất cả các vị trí bit có trọng số lớn hơn. Một bộ chuyển đổi mã nhị phân sang mã nhiệt kế có N ngõ vào và $2^N - 1$ ngõ ra. Nó tạo ra một mã nhiệt kế $2^N - 1$ bit đại diện cho giá trị số được chỉ định bởi ngõ vào. Ví dụ, nếu ngõ vào là 110 (tương đương số 6 trong hệ thập phân), ngõ ra phải là 0111111 (sáu bit 1 ở các vị trí có trọng số thấp).

Hãy thiết kế một bộ chuyển đổi mã nhị phân sang mã nhiệt kế 3:7 (3 ngõ vào, 7 ngõ ra). Hãy đưa ra các phương trình Boole đã được rút gọn cho từng ngõ ra và vẽ sơ đồ mạch.


11. Các cổng logic được sử dụng có thời gian trễ lan truyền (t_{pd}) và thời gian trễ nhiễu (t_{cd}) tính bằng picosecond (ps) như dưới đây.

Gate	t_{pd} (ps)	t_{cd} (ps)
NOT	15	10
2-input NAND	20	15
3-input NAND	30	25
2-input NOR	30	25
3-input NOR	45	35
2-input AND	30	25
3-input AND	40	30
2-input OR	40	30
3-input OR	55	45
2-input XOR	60	40

a) Hãy tính thời gian trễ lan truyền và trễ nhiễu cho mạch logic dưới đây.



b) Tính thời gian trễ lan truyền và trễ nhiễu cho mạch logic dưới đây.



12. Bộ cộng bán phần (Half-adder) là bộ cộng 2 số nhị phân 1-bit, cho ra kết quả và bit nhớ nhưng không xét đến bit nhớ ban đầu. Thiết kế một bộ cộng bán phần chỉ sử dụng các cổng NAND (2 ngõ vào).

a) Lập bảng chân trị (truth table) cho bộ cộng bán phần với các ngõ vào A, B và các ngõ ra Tổng (Sum - S), Số nhớ (Carry - C).

b) Viết phương trình Boole cho S và C, sau đó áp dụng định lý De Morgan để biến đổi chúng sao cho chỉ sử dụng phép toán NAND.

c) Vẽ sơ đồ mạch tương ứng.

13. Xây dựng một bộ cộng toàn phần (với các ngõ vào A, B, C_{in} , và ngõ ra Sum, C_{out}) bằng cách sử dụng hai bộ cộng bán phần và một cổng OR.

a) Viết các phương trình Boole dạng chuẩn cho Sum và C_{out} của bộ cộng toàn phần.

b) Chứng minh bằng đại số Boole rằng việc kết nối hai bộ cộng bán phần và một cổng OR sẽ thực hiện đúng chức năng của bộ cộng toàn phần.

c) Vẽ sơ đồ khối (block diagram) thể hiện cách kết nối hệ thống này.

14. Thiết kế một bộ giải mã 4 sang 16 (4:16 decoder) sử dụng hai bộ giải mã 3 sang 8 (3:8 decoder), biết rằng mỗi bộ 3:8 decoder đều có một ngõ vào cho phép (Enable - EN) tích cực mức cao (active-high).

- a) Giải thích cách kết nối các ngõ vào chọn (select inputs) và ngõ vào cho phép (enable) để mở rộng dung lượng của bộ giải mã.
- b) Lập bảng chân trị rút gọn chỉ ra trạng thái của ngõ vào EN và bit có trọng số lớn nhất (MSB) để xác định bộ giải mã 3:8 nào đang được kích hoạt.
- c) Vẽ sơ đồ khối mạch logic của thiết kế.

15. Hiện thực các hàm Boole dưới đây bằng cách sử dụng một PLA có 3 ngõ vào (A, B, C), 4 cổng AND và 2 cổng OR (tương ứng với 2 ngõ ra).

$$F_1(A, B, C) = \Sigma m(0, 1, 3, 4)$$

$$F_2(A, B, C) = \Sigma m(1, 2, 3, 4, 5)$$

a) Rút gọn các hàm F_1 và F_2 (có thể dùng bìa Karnaugh) để tìm ra các số hạng tích. Chú ý tối ưu hóa sao cho tổng số các số hạng tích dùng chung không vượt quá 4 (để phù hợp với phần cứng phần ma trận AND của PLA).

b) Lập bảng lập trình PLA (PLA programming table).

c) Vẽ sơ đồ điểm nối bên trong của PLA (thể hiện ma trận AND và ma trận OR với các điểm lập trình được đánh dấu 'X').

16. Hãy thiết kế một bộ chuyển mã từ BCD (Binary-Coded Decimal) sang Excess-3 sử dụng PLA. Mã Excess-3 được tạo ra bằng cách cộng thêm 3 (0011 nhị phân) vào giá trị BCD.

a) Lập bảng chân trị (truth table) với 4 ngõ vào (A, B, C, D) và 4 ngõ ra (W, X, Y, Z). Xác định rõ các điều kiện không quan tâm (don't care conditions) đối với các trạng thái ngõ vào không hợp lệ của mã BCD (từ 1010 đến 1111).

b) Tối thiểu hóa các hàm ngõ ra bằng bìa Karnaugh (K-map). Chú ý: Mục tiêu tối ưu hóa trên PLA không chỉ là biểu thức ngắn nhất, mà là phải tìm ra các số hạng tích (product terms) có thể dùng chung (shared) giữa các hàm W, X, Y, Z để tiết kiệm dung lượng của mặt phẳng AND.

c) Lập Bảng lập trình PLA chỉ ra các liên kết (cross-points) cần thiết.

17. Giả sử bạn có một chip PLA kích thước nhỏ với cấu hình phần cứng cố định: 3 ngõ vào, tối đa 5 cổng AND (5 product terms) và 3 ngõ ra. Hãy hiện thực hệ thống 3 hàm Boole sau đây trên PLA đó:

$$F_1(x, y, z) = \Sigma m(0, 1, 2, 4)$$

$$F_2(x, y, z) = \Sigma m(0, 5, 6, 7)$$

$$F_3(x, y, z) = \Sigma m(0, 3, 4, 7)$$

a) Rút gọn 3 hàm trên. Nếu tối ưu độc lập, tổng số số hạng tích (minterms rút gọn) có thể vượt quá 5. Hãy tìm cách nhóm và trích xuất các thành phần chung (common sub-expressions) để ép toàn bộ hệ thống vừa vặn vào 5 cổng AND của PLA.

b) Vẽ sơ đồ ma trận đường mạch (internal interconnection schematic) của PLA, sử dụng dấu 'X' để biểu thị các điểm lập trình (programmed fuses/connections) tại mặt phẳng AND và mặt phẳng OR.